Alioto, M.B.C. (2009). Analysis and Evaluation of Layout Density of FinFET Logic Gates. In Proc. of ICM 2009 (pp.106-109).
Analysis and Evaluation of Layout Density of FinFET Logic Gates
ALIOTO, MASSIMO BRUNO CRIS
2009-01-01
File in questo prodotto:
Non ci sono file associati a questo prodotto.
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
Utilizza questo identificativo per citare o creare un link a questo documento:
https://hdl.handle.net/11365/37301
Attenzione
Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo