IRIS

Alioto, M.B.C., Palumbo, G. (2002). Modeling Propagation Delay of MUX, XOR and D-Latch Source-Coupled Logic Gates. In PATMOS'02 (pp.429-437).

Modeling Propagation Delay of MUX, XOR and D-Latch Source-Coupled Logic Gates

ALIOTO, MASSIMO BRUNO CRIS;
2002-01-01
2002
3540441433
Alioto, M.B.C., Palumbo, G. (2002). Modeling Propagation Delay of MUX, XOR and D-Latch Source-Coupled Logic Gates. In PATMOS'02 (pp.429-437).
4.1 Contributo in Atti di convegno
File in questo prodotto:
Non ci sono file associati a questo prodotto.

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/11365/17325
 Attenzione

Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo