SCIONTI, ALBERTO
SCIONTI, ALBERTO
Dipartimento di Ingegneria dell'Informazione e Scienze Matematiche
A Novel Architecture and Simulation for Executing Decoupled Threads in Future 1-Kilo-Core Chip
2012-01-01 Ho, Nam; PORTERO TRUJILLO, Antonio; Scionti, Alberto; Giorgi, Roberto
A scalable thread scheduling co-processor based on data-flow principles
2015-01-01 Giorgi, R.; Scionti, A.
Architectural Simulation in the Kilo-core Era
2012-01-01 Giorgi, Roberto; Scionti, Alberto; Portero, A.
Dataflow Support in x86-64 Multicore Architectures through Small Hardware Extensions
2015-01-01 Mondelli, A.; Ho, N.; Scionti, A.; Solinas, M.; Portero, A.; Giorgi, R.
Dynamic Power Reduction in Self-Adaptive Embedded Systems through Benchmark Analysis
2014-01-01 Scionti, Alberto; Kavvadias, Stamatis; Giorgi, Roberto
Dynamically Reconfiguring through Phase Detection on FPGA
2012-01-01 K., Cai; Kavvadias, Stamatis; Scionti, Alberto; C., Scordino; P., Gai; Giorgi, Roberto
Final Report and Documentation
2014-01-01 Scionti, Alberto; H., Kifle; Mazumdar, Somnath; Giorgi, Roberto; N., Navarro; R., Badia; M., Valero; S., Weis; T., Ungerer; G., Mathou; T., Trancoso; P., Evripidou; A., Fuchs; Y., Weinsberg; P., Faraboschi; B., Khan; L. F., Watson; A., Cohen; S., Zuckermand; J., Arteaga; G., Gao; L., Morin; S., Girbal
Fine-tuned TERAFLUX Execution Model
2012-01-01 C., Christofi; A., Diavastos; G., Michael; G., Mathou; T., Trancoso; P., Evripidou; M., Solinas; Scionti, Alberto; A., Mondelli; H., Nam; A., Portero; Giorgi, Roberto; B., Khan; S., Khan; M., Lujan; I., Watson; F., Yazdanpanah; D., Jiminez; A., Alvarez; Y., Etsion; R. M., Badia
Simulating the future kilo-x86-64 core processors and their infrastructure
2012-01-01 PORTERO TRUJILLO, Antonio; Scionti, Alberto; Yu, Z.; Faraboschi, P.; Concatto, C.; Carro, L.; Garbade, A.; Weis, S.; Ungerer, T.; Giorgi, Roberto
| Titolo | Data di pubblicazione | Autore(i) | File | Abstract |
|---|---|---|---|---|
| A Novel Architecture and Simulation for Executing Decoupled Threads in Future 1-Kilo-Core Chip | 1-gen-2012 | Ho, Nam; PORTERO TRUJILLO, Antonio; Scionti, Alberto; Giorgi, Roberto | - | |
| A scalable thread scheduling co-processor based on data-flow principles | 1-gen-2015 | Giorgi, R.; Scionti, A. | - | |
| Architectural Simulation in the Kilo-core Era | 1-gen-2012 | Giorgi, Roberto; Scionti, Alberto; Portero, A. | - | |
| Dataflow Support in x86-64 Multicore Architectures through Small Hardware Extensions | 1-gen-2015 | Mondelli, A.; Ho, N.; Scionti, A.; Solinas, M.; Portero, A.; Giorgi, R. | - | |
| Dynamic Power Reduction in Self-Adaptive Embedded Systems through Benchmark Analysis | 1-gen-2014 | Scionti, Alberto; Kavvadias, Stamatis; Giorgi, Roberto | - | |
| Dynamically Reconfiguring through Phase Detection on FPGA | 1-gen-2012 | K., Cai; Kavvadias, Stamatis; Scionti, Alberto; C., Scordino; P., Gai; Giorgi, Roberto | - | |
| Final Report and Documentation | 1-gen-2014 | Scionti, Alberto; H., Kifle; Mazumdar, Somnath; Giorgi, Roberto; N., Navarro; R., Badia; M., Valero; S., Weis; T., Ungerer; G., Mathou; T., Trancoso; P., Evripidou; A., Fuchs; Y., Weinsberg; P., Faraboschi; B., Khan; L. F., Watson; A., Cohen; S., Zuckermand; J., Arteaga; G., Gao; L., Morin; S., Girbal | - | |
| Fine-tuned TERAFLUX Execution Model | 1-gen-2012 | C., Christofi; A., Diavastos; G., Michael; G., Mathou; T., Trancoso; P., Evripidou; M., Solinas; Scionti, Alberto; A., Mondelli; H., Nam; A., Portero; Giorgi, Roberto; B., Khan; S., Khan; M., Lujan; I., Watson; F., Yazdanpanah; D., Jiminez; A., Alvarez; Y., Etsion; R. M., Badia | - | |
| Simulating the future kilo-x86-64 core processors and their infrastructure | 1-gen-2012 | PORTERO TRUJILLO, Antonio; Scionti, Alberto; Yu, Z.; Faraboschi, P.; Concatto, C.; Carro, L.; Garbade, A.; Weis, S.; Ungerer, T.; Giorgi, Roberto | - |