This is a presentation of initial ideas on techniques that can be used in order to achieve a predictable execution time in presence of cache memory.
Giorgi, R., Z., P., N., P. (2007). Memory access decoupling in a multithreaded architecture.
Memory access decoupling in a multithreaded architecture
GIORGI, ROBERTO;
2007-01-01
Abstract
This is a presentation of initial ideas on techniques that can be used in order to achieve a predictable execution time in presence of cache memory.
File in questo prodotto:
Non ci sono file associati a questo prodotto.
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
Utilizza questo identificativo per citare o creare un link a questo documento:
https://hdl.handle.net/11365/46882
Attenzione
Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo